Pohled z summitu RISC-V
Byly to dvě oznámení Systémy IAR na podporu vytvoření pevného ekosystému pro RISC-V. První byla s poskytovatelem IP, SiFive, spolupracovat na přivedení nástrojů kompilátoru a ladicích nástrojů do konfigurovatelného jádra procesoru.
Integrace nástrojů a IP se očekává, že podpoří vývojáře, aby dodávali produkty a rozšířili nasazení otevřené architektury sady volných instrukcí (ISA).
Anders Holmberg, hlavní strategický ředitel společnosti IAR Systems, uvedl, že cílem je pomoci vývojářům zvýšit produktivitu a zaměřit se na inovace. "SiFive je lídrem v komerčním jádru RISC-V a naše nástrojová řada IAR Embedded Workbench je nejrozšířenější nástrojovou řadu pro vytváření vestavěných aplikací," řekl. Důraz je kladen na škálovatelné, efektivní vlastní křemík a vývojové nástroje, které splňují výpočtovou zátěž.
IAR Embedded Workbench pro RISC-V bude k dispozici v polovině roku 2019. Řetězec nástrojů tvrdí, že nabízí "špičkovou kvalitu, velikost a rychlost kódu", stejně jako integrovaný ladicí program s podporou simulátoru a hardwarového ladění.
Softwarová společnost také oznámila partnerství s poskytovatelem CPU IP, Andy, podporovat jádra společnosti RISC-V, AndesCore N25 (F) / NX25 (F) a A25 / AX25, v integrovaném pracovním stole IAR pro RISC-V. První verze bude k dispozici v polovině roku 2019. Rozšíření instrukcí AndeStar V5 a funkce přizpůsobení instrukcí Andes Custom Extension (ACE) budou spojeny s pracovním stolem pro maximalizaci kódové rychlosti a minimalizaci velikosti kódu pro jádra RISC-V.
Automatizace a výpočet v reálném čase
Nejnovější verze sady nástrojů a nové jádro EOSC-V optimalizované pro Linux a výpočty v reálném čase byly oznámeny Codasip.
Jeho sada nástrojů Studio 8 umožňuje vývojářům psát popis procesoru na vysoké úrovni a automaticky syntetizovat návrh (na obrázku).
"Vzhledem k tomu, že specifikace ISIS RISC-V vyvíjí a přidává neustále rostoucí počet volitelných rozšíření architektury, je nezbytná metodika návrhu procesorů, která umožňuje jak rychlé architektonické zkoumání, tak zjednodušené vytváření snadno implementovatelných RTL," poznamenal Chris Jones, viceprezident společnosti Marketing v Codasipu. "Co je potřeba, je jazyk popisu procesoru na vysoké úrovni optimalizovaný pro RISC-V," dodal a představil sadu nástrojů.
Popis procesoru je napsán v jazyku popisu architektury CodAL a poté jsou syntetizovány RTL návrhu, zkušební stanice, modely virtuálních platforem a vývojová sada procesoru (kompilátor C / C ++, ladicí program, profil). Metodika snižuje čas strávený údržbou kompletní sady pro vývoj softwaru (SDK) pomocí modelu procesorů s přesnou instrukcí (IA) v jazyce CodAL to Time, který by jinak byl vyžadován k udržení kompletní sady SDK a implementace je výrazně snížena díky metodě, model správného (IA) procesoru instrukcí v jazyce CodAL pro generování SDK a přesný model modelu pro implementaci.
Nové funkce a funkce pro osmou generaci nástrojů zahrnují podporu ladění LLVM a OpenOCB, integrované vývojové prostředí Studio / CodeSpace založené na Eclipse Oxygen a více interaktivních konzolí a vylepšení testovacích sad a ověření pro podporu uživatelem definovaných RISC -V rozšíření.
Společnost také představila 64bitový procesor Bk7, který přidává do rodiny Bk. Má sedmúrovňové potrubí s předpovědí větve, volitelnou jednotkou pro správu úplné paměti (MMU) s podporou virtuálního adresování pro operační systémy, jako je Linux, populární rozšíření RISC-V a průmyslová standartní externí rozhraní.
Je to nejmodernější procesor společnosti a je přizpůsobitelný pro vývojáře k přidávání instrukcí, registrů nebo rozhraní.
Studio 8 a procesor Bk7 budou obecně k dispozici v 1. čtvrtletí roku 2019 a okamžitý přístup k vybraným zákazníkům bude brzy.
Společnost Microchip oznámila, že přidává do svého ekosystému Mi-V to, co považuje za první průmyslovou architekturu RISC-V SoC FPGA. FPGA kombinují mikroskopické polarfire FPGA a mikroprocesorový subsystém založený na RISC-V ISA.
Před summitem Nadace Linuxu oznámila spolupráci s Nadací RISC-V, aby urychlila vývoj open source a přijetí RISC-V ISA.